简介P1主要是对verilog在预习阶段所学内容的强化，但是显然没有预习阶段的题目那么恶心。P1的题目大致可以分为两类：一类是组合逻辑电路的设计，另一类是时序逻辑电路状态机的设计。下面分别进行说明。 组合逻辑电路设计组合逻辑电路的设计相对简

简介为什么没有pre？因为pre的题对于我这样的小白来说还是太难了，而且后续也不会重点考察，个人认为没有什么参考价值。 P0是对预习过程中的logisim的强化练习。我觉得可以大概分成两个部分。一部分是执行自定义指令，例如画一个电路图实现一

简介计算机组成原理，简称CO，是计算机学院在大二上学期开设的一门5.5学分的核心专业课，也是同学们来到计算机学院遇到的第一个拦路虎。课程分为理论和实验两部分，理论部分考察重点大致为以下几个知识点：组合逻辑，时序逻辑，主存储器，cache，T