P5 课上三题有明显的规律，第一题一般只涉及 ALU 的修改，第二题是 b 类型的跳转指令，第三题稍微难一点，涉及访存以及对转发阻塞逻辑的修改。下面我们结合题目详细说明一下解题思路和步骤。 CCCopcode = 忘了 tmp1

写在前面：笔者不是大佬，P4 二战方过，这里记载了二战题目的 comprehensive 版本。 为什么是 comprehensive 版本？因为做完挺早，等助教问答的时候顺手把题抄了。 为什么没有一战题目？因为一战没心情回忆痛苦的过去。

简介从 P4 开始，我们将开始搭建单周期 CPU，使用的编程语言仅仅是 Verilog，并且对于 Verilog 的要求仅限于语法，没有烦人的状态机。所以被 P1 搞红温的同学可以长舒一口气了😋。 设计方案综述本次实验实现的指令包括 ad

简介从 P3 开始，我们正式开始设计 CPU，首先从单周期开始入手，P3 使用 Logisim，并且不会涉及特别复杂的状态机，指令也相对容易。 设计方案综述要求实现的指令集包括 add（不考虑溢出）、subu（不考虑溢出）、ori、lw、s

简介P3 课上考试加的指令都比较常规，个人认为 P3 考试最大的难点就是机房的鼠标。我只能劝你手别抖了😨。 一些前置知识开始 P3 之后，你所了解的用于 P0 的元件已经不够用了，下面列举几个新的 P3 课上常用的元件。 Bit Add

简介P2 主要是对 MIPS 指令集架构的理解，重点考察的也就是一些常见的指令，语法上不会像 Verilog 一样坑人，只要是 COpre 下了点功夫的问题都不大。P2 课下可能直接上手汇编代码比较轻松，但是 P2 在上机的时候一般会给出

简介P1 主要是对 Verilog 在预习阶段所学内容的强化，但是显然没有预习阶段的题目那么恶心。P1 的题目大致可以分为两类：一类是组合逻辑电路的设计，另一类是时序逻辑电路状态机的设计。下面分别进行说明。 组合逻辑电路设计组合逻辑电路的设

简介为什么没有pre？因为pre的题对于我这样的小白来说还是太难了，而且后续也不会重点考察，个人认为没有什么参考价值。 P0 是对预习过程中的 Logisim 的强化练习。我觉得可以大概分成两个部分。一部分是执行自定义指令，例如画一个电路图

简介计算机组成原理，简称CO，是计算机学院在大二上学期开设的一门5.5学分的核心专业课，也是同学们来到计算机学院遇到的第一个拦路虎。课程分为理论和实验两部分，理论部分考察重点大致为以下几个知识点：组合逻辑，时序逻辑，主存储器，cache，T