Cordial-Kid's Blog
「BUAA-CO」 P4课下 「BUAA-CO」 P4课下
简介从P4开始，我们将开始搭建单周期CPU，使用的编程语言仅仅是verilog,并且对于verilog的要求仅限于语法，没有烦人的状态机。所以被P1搞红温的同学可以长舒一口气了😋。 设计方案综述本次实验实现的指令包括add,sub,ori
2026-01-21 计算机组成
BUAA verilog
「BUAA-CO」 P3课下 「BUAA-CO」 P3课下
简介从P3开始，我们正式开始设计CPU，首先从单周期开始入手，P3使用logisim，并且不会涉及特别复杂的状态机，指令也相对容易。 设计方案综述要求实现的指令集包括 add(不考虑溢出), subu(不考虑溢出), ori, lw, sw
2026-01-21 计算机组成
BUAA logisim
「BUAA-CO」 P3课上 「BUAA-CO」 P3课上
简介P3课上考试加的指令都比较常规，个人认为P3考试最大的难点就是机房的鼠标。我只能劝你手别抖了😨。 一些前置知识开始P3之后，你所了解的用于P0的元件已经不够用了，下面列举几个新的P3课上常用的元件。 Bit Adder:输入一个n位
2026-01-21 计算机组成
BUAA logisim
「BUAA-CO」 P2 「BUAA-CO」 P2
简介P2主要是对mips指令集架构的理解，重点考察的也就是一些常见的指令，语法上不会像verilog一样坑人，只要是Copre下了点功夫的问题都不大。P2课下可能直接上手汇编代码比较轻松，但是P2在上机的时候一般会给出C语言代码，这个时候不
2026-01-20 计算机组成
BUAA mips
「BUAA-CO」 P1 「BUAA-CO」 P1
简介P1主要是对verilog在预习阶段所学内容的强化，但是显然没有预习阶段的题目那么恶心。P1的题目大致可以分为两类：一类是组合逻辑电路的设计，另一类是时序逻辑电路状态机的设计。下面分别进行说明。 组合逻辑电路设计组合逻辑电路的设计相对简
2026-01-20 计算机组成
BUAA verilog
「BUAA-CO」 P0 「BUAA-CO」 P0
简介为什么没有pre？因为pre的题对于我这样的小白来说还是太难了，而且后续也不会重点考察，个人认为没有什么参考价值。 P0是对预习过程中的logisim的强化练习。我觉得可以大概分成两个部分。一部分是执行自定义指令，例如画一个电路图实现一
2026-01-20 计算机组成
BUAA logisim
2 / 3